|
|
 |
|
|
|
次世代高速メモリDDR3-SDRAMの量産試験を低コストで実現
|
|
|
株式会社アドバンテスト（本社：東京都千代田区 社長：丸山利雄）は、次世代の高速メモリDDR3-SDRAMの量産試験向けに、業界に先駆けて最大128個同時に試験可能な高スループットのメモリ・テスト・システム「T5503」を開発し、2008年8月より販売を開始いたします。
同製品は、6月3日から5日まで、東京国際フォーラムにて開催される「アドバンテスト展2008」に出展いたします。
|
|
|
|
|
|
主にパソコンのメイン・メモリとして利用されるDRAMは、パソコンの高性能化にともなって世代交代を続けております。来年以降に普及が見込まれる次世代規格DDR3-SDRAMは、動作電圧がDDR2-SDRAMの1.8Vに対して1.5Vと低減されているため消費電力が少なく、さらにより高速かつ大容量のデータ処理が可能なことから、ハイエンドのデスクトップ・パソコンだけでなくノート・パソコンやデジタル家電など様々な分野で需要が高まることが予想されます。また、DDR3-SDRAMの本格的な普及が始まれば、デバイス・メーカー間での価格競争が激化し、量産ラインにおけるテスト・コストの低減が必要不可欠となります。そのためデバイス・メーカーからは、超高速メモリDDR3-SDRAMの量産ラインにおいてテスト・コスト低減を実現する新たなテスト・ソリューションが求められておりました。
|
|
|
|
|
|
(1) |
DDR3-SDRAMを最大128個同時に試験可能 |
|
DDR3-SDRAMのパッケージ試験を当社従来機種比2倍の最大128個同時に行なうことが可能です。これにより量産ラインにおける大幅なテスト・コスト削減を実現します。また、最高試験速度は、量産試験向けとしては業界最高速となる3.2Gbpsまで対応しており、データ伝送速度が1Gbpsを超えるDDR3-SDRAMをはじめGDDR3やGDDR4などの量産試験にも最適です。
|
|
|
(2) |
大幅な省スペース化と省エネ化を実現
（フロア面積約40%削減、消費電力約45%削減） |
|
最新のCMOS回路技術を駆使して、テスト・システムに搭載する半導体回路の高集積化を実現し、フロア面積を当社従来機種比で約40%削減することに成功しました。これにより量産ラインの省スペース化が可能です。また、消費電力は当社従来機種比で約45%削減しておりますので、環境にも優しいパフォーマンスを発揮します。
|
|
|
(3) |
当社独自のマルチ・ストローブ機能を搭載 |
|
従来機種T5501からご好評いただいている当社独自開発のマルチ・ストローブ機能を拡張しています。ソースシンクロナス方式のデバイス試験に対応し、デバイスの出力データと基準クロック信号の位相差をサイクルごとに判定することで高速かつ高精度な試験を実現します。
|
|
|
|
|
|
 |
T5503 |
|
測定対象デバイス |
： |
DDR3-SDRAM、GDDR3、GDDR4他 |
|
同時測定個数 |
： |
最大128個 |
|
最大試験速度 |
： |
3.2Gbps |
|
|
|
|
営業本部 販売戦略統括部
電話：03-3214-7505 |
|
| ※本ニュースリリースに掲載されている情報は、発表日現在の情報であり、時間の経過または様々な事象により予告無く変更される可能性がありますので、あらかじめご了承ください。 |
|
